【沃资讯】2月4日消息，近年来，芯片产业所依赖的摩尔定律似乎正逐渐失效。根据该定律，每两年集成电路上的晶体管数量应翻一番，同时成本减半。然而，MonolithIC 3D公司的首席执行官Zvi Or-Bach早在2014年就指出，在28纳米制程之后，晶体管的单位成本已停止下降。最近，谷歌的Milind Shah也通过研究证实了这一点，他发现自2012年台积电量产28纳米平面工艺以来，1亿门晶体管的单位成本实际上出现了上升。
谷歌的研究结果进一步揭示，“在28纳米制程时，晶体管成本下降的趋势停滞不前，且代际间的成本变化保持平稳。”这意味着，随着技术的进步，芯片制造过程中的成本节约效果已不再显著。
据沃资讯了解，业界对于新制程节点晶体管单位成本的递减收益担忧已久。最新的7nm、5nm和3nm等芯片制造工艺，不仅需要更加复杂且昂贵的制造设备，其投资成本也高达数亿美元。例如，一台ASML Twinscan NXE光刻机的价格就高达2亿美元。这使得尖端晶圆厂的建设成本飙升至200亿至300亿美元，进而推高了芯片的生产成本。
Milind Shah在IEDM行业展会上展示的数据图表显示，以28纳米为基准的1亿门晶体管成本实际上已经持平，甚至有所上升。这种成本停滞的现象导致部分芯片设计公司在考虑采用最新制程时持谨慎态度。相反，将芯片分解为多个小芯片(chiplet)并进行集成的策略正变得越来越受欢迎。例如，AMD的Ryzen桌面CPU和英特尔的Meteor Lake笔记本CPU都采用了这种多芯片集成的设计方式。
尽管多芯片设计在成本和灵活性方面具有优势，但它也面临着一些挑战。与单芯片设计相比，多芯片设计通常会导致更高的能耗，这对于移动设备来说是一个不利因素。其次，多芯片集成是一项技术难度较高的工程任务，虽然有一些公司提供集成服务，但费用相对较高。先进的封装技术本身也价格不菲，而且获取封装产能的难度与获取先进制程的难度不相上下。
尽管如此，对于那些无法有效分解或分解难度较大的芯片设计来说，新制程技术仍然具有重要意义。尽管它们可能无法再降低晶体管的成本，但在提升芯片性能和集成度方面仍然具有不可替代的作用。
